BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-135770

(43)Date of publication of application: 21.05.1999

(51)Int.CI.

H01L 29/20 H01L 21/205 H01L 29/778 H01L 21/338 H01L 29/812 H01L 29/80 H01L 33/00

H01S 3/18

(21)Application number: 09-266898

(22)Date of filing: 30.09

30.09.1997

(71)Applicant: SUMITOMO CHEM CO LTD

(72)Inventor: SAWAKI NOBUHIKO

HIRAMATSU KAZUMASA

HANAI HISAYOSHI

MATSUSHIMA HIDETADA

MAEDA NAOYOSHI ONO YOSHINOBU

(30)Priority

Priority number: 09235667

Priority date: 01.09.1997


Priority country: JP

(54) III-V COMPD. SEMICONDUCTOR, MANUFACTURE THEREOF AND SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a III-V compd. semiconductor with a thin film having an embedded structure, III-V compd. semiconductor, and III-V compd. semiconductor light-emitting element. SOLUTION: This III-V compd. semiconductor has a pattern 2 made of a material different from first and second III-V compd. semiconductors on a layer of the first III-V compd. semiconductor 1 shown by InuGavAlwN (0≤u, v, w≤1, u+v+w=1) and a layer 2 of the second III-V compd. semiconductor shown by InxGayAlzN ($0 \le x$, y, $z \le 1$, x+y+z=1) on the first III-V compd. semiconductor and the pattern 2 which is a line pattern of 1.0 "m wide or less, approximately parallel to the (1-100) orientation of the first III-V compd. semiconductor and made of the III-V compd. semiconductor.





LEGAL STATUS

[Date of request for examination]

28.02.2001

[Date of sending the examiner's decision of rejection]

29.03.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision 2005-07548

of rejection]

[Date of requesting appeal against examiner's 27.04.2005

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-135770

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl. ⁶	識別記号	FΙ		*	
H01L 29/2	20	H01L 29	/20		
21/2	205	21,	/205		
29/7	778		/00	С	
21/3	138	H01S 3	/18		
29/8	312	H01L 29	/80	н	•
	審査請求	,		(全 13 頁)	最終頁に続く
(21)出願番号	特願平9-266898	(71)出願人	000002093		
	-		住友化学工業	株式会社	
(22)出顧日	平成9年(1997)9月30日		大阪府大阪市	中央区北浜4	丁目 5 番33号
		(72)発明者	澤木 宜彦		
(31)優先権主張番号 特願平9-235667			愛知県名古屋	市千種区北千	種1-6-33
(32)優先日	平 9 (1997) 9 月 1 日		千種西住宅	3 -103	
(33)優先権主張国	I 日本(JP)	(72)発明者	平松 和政		
特許法第30条第1項適用申請有り 1997年5月23日 社			三重県四日市市芝田1-4-22		
団法人電子情報通信学会発行の「電子情報通信学会技術		(72)発明者	花井 寿佳		
研究報告 信学技報vo1.97 No.59」に発表			兵庫県尼崎市南清水 2 - 1		
		(74)代理人	弁理士 久保	山隆(外	1名)
					最終頁に続く


(54) 【発明の名称】 3-5族化合物半導体とその製造方法および半導体素子

(57)【要約】

(修正有)

【課題】埋め込み構造を有する薄層の3-5族化合物半導体、および3-5族化合物半導体と3-5族化合物半導体発光素子を提供する。

【解決手段】 $I \text{ nu} G \text{ av } A \text{ I w } N \text{ (0} \leq u \leq 1 \text{ No} \leq v \leq 1$ 、 $0 \leq w \leq 1$ 、u + v + w = 1) で表される第 1 O 3 - 5 族化合物半導体 1 No 5 なる層の上に、第 1 O 3 - 5 族化合物半導体とも異なり、第 2 O 3 - 5 族化合物半導体とも異なり、第 2 O 3 - 5 族化合物半導体と該パターン2を有し、第 1 O 3 - 5 族化合物半導体と該パターンの上に、一般式 $1 \text{ In } x \text{ Gay } A \text{ Iz } N \text{ (0} \leq x \leq 1 \text{ No} \leq y \leq 1 \text{ No} \leq z \leq 1$ 、x + y + z = 1) で表される第 2 O 3 - 5 族化合物半導体において、第 1 O 3 - 5 族化合物半導体の [1 - 1 O 0] 方向に概ね平行なラインパターンである $1 \text{ No} 2 \text{ Multiple of Solution of Solut$



S €198-38US 06. 4.18

BEST AVAILABLE COPY

光素子。

【特許請求の範囲】

【請求項1】一般式 I nu G a v A I w N (式中、 0 ≦ u **≦1、0≦∨≦1、0≦w≦1、u+v+w=1)で表** される第1の3-5族化合物半導体からなる層の上に、 前配の第1の3-5族化合物半導体とも異なり、後配の 第2の3-5族化合物半導体とも異なる材料からなるパ ターンを有し、該第1の3-5族化合物半導体と該パタ ーンの上に、一般式InxGayAlzN(式中、O≦x ≤ 1 、 $0 \leq y \leq 1$ 、 $0 \leq z \leq 1$ 、x + y + z = 1) で表 される第2の3-5族化合物半導体からなる層を有する 10 3-5族化合物半導体において、該パターンが第1の3 - 5族化合物半導体の [1-100] 方向に概ね平行な ラインパターンであり、該ラインパターンの幅が1μm 以下であることを特徴とする3-5族化合物半導体。

【請求項2】第1の3-5族化合物半導体が一般式Ga vAlwN(式中、0≦v≦1、0≦w≦1、v+w= 1) で表される3-5族化合物半導体であり、第2の3 -5族化合物半導体がGayAlzN(式中、0≦y≦ 1、0≤z≤1、y+z=1)で表される3-5族化合 物半導体であることを特徴とする請求項1に記載の3-20 5 族化合物半導体。

【請求項3】一般式 I nu G av A l w N (式中、0≦ u **≦1、0≦∨≦1、0≦w≦1、u+v+w=1**)で表 される第1の3-5族化合物半導体からなる層の上に、 前記の第1の3-5族化合物半導体とも異なり、後記の 第2の3-5族化合物半導体とも異なる材料からなるパ ターンを形成し、次に該第1の3-5族化合物半導体と 該パターンの上に、一般式 I nx G ay A Iz N (式中、 $0 \le x \le 1$, $0 \le y \le 1$, $0 \le z \le 1$, x + y + z = 11) で表される第2の3-5族化合物半導体からなる層 を成長する3-5族化合物半導体の製造方法において、 該パターンとして第1の3-5族化合物半導体の [1-100]方向に概ね平行なラインパターンを形成し、か つ該ラインパターンの幅を 1 μ m以下とすることを特徴 とする3-5族化合物半導体の製造方法。

【請求項4】有機金属気相成長法により成長することを 特徴とする請求項3に記載の3-5族化合物半導体の製 造方法。

【請求項5】第1の3-5族化合物半導体が一般式Ga v A I w N (式中、0≦ v ≦ 1、0≦ w ≦ 1、v + w = 1)で表される3-5族化合物半導体であり、第2の3 -5族化合物半導体がGayAlzN(式中、O≦y≦ 1、0≤z≤1、y+z=1)で表される3-5族化合 物半導体であることを特徴とする請求項3または4に記 載の3-5族化合物半導体の製造方法。

【請求項6】一般式 I nu G a v A I w N(式中、0≦ u ≦1、0≦v≦1、0≦w≦1、u+v+w=1)で表 される第1の3-5族化合物半導体からなる層の上に、 前記の第1の3-5族化合物半導体とも異なり、後記の

ターンを有し、該第1の3-5族化合物半導体と該パタ ーンの上に、一般式InxGayAlzN(式中、O≦x **≦1、0≦y≦1、0≦z≦1、x+y+z=1**)で表 される第2の3-5族化合物半導体からなる層を有する 3-5族化合物半導体素子において、該パターンが第1 の3-5族化合物半導体の[1-100]方向に概ね平 行なラインパターンである3-5族化合物半導体上に形 成されたことを特徴とする3-5族化合物半導体素子。 【請求項7】一般式 I nu G a v A l w N (式中、0≦ u **≦1、0≦ v ≦1、0≦ w ≦1、u + v + w = 1) で表** される第1の3-5族化合物半導体からなる層の上に、 前記の第1の3-5族化合物半導体とも異なり、後記の 第2の3-5族化合物半導体とも異なる材料からなるパ ターンを有し、該第1の3-5族化合物半導体と該パタ ーンの上に、一般式InxGayAlzN(式中、O≦x ≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表 される第2の3-5族化合物半導体からなる層を有する 3-5族化合物半導体発光素子において、該パターンが 第1の3-5族化合物半導体の[1-100]方向に概 ね平行なラインパターンである3-5族化合物半導体上 に形成されたことを特徴とする3-5族化合物半導体発

【請求項8】請求項6記載の3-5族化合物半導体素子 において、一般式ⅠnuGavAⅠwN(式中、O≦u≦ 1、0≦v≦1、0≦w≦1、u+v+w=1) で表さ れる第1の3-5族化合物半導体とも異なり、後記の第 2の3-5族化合物半導体とも異なる材料からなるパタ ーンを有し、該第1の3-5族化合物半導体と該パター ンの上に、一般式InxGayAlzN(式中、O≦x≦ 1、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、x + y + z = 1) で表さ れる第2の3-5族化合物半導体からなる層を有する3 - 5族化合物半導体が、導電性基板上に形成されたこと を特徴とする3-5族化合物半導体素子。

【請求項9】請求項7記載の3-5族化合物半導体発光 **崇子において、一般式ΙnuGavAlwN(式中、0≦** $u \le 1$, $0 \le v \le 1$, $0 \le w \le 1$, u + v + w = 1) τ 表される第1の3-5族化合物半導体とも異なり、後記 の第2の3-5族化合物半導体とも異なる材料からなる パターンを有し、該第1の3-5族化合物半導体と該パ ターンの上に、一般式InxGayAlzN(式中、O≦ $x \le 1$, $0 \le y \le 1$, $0 \le z \le 1$, x + y + z = 1) \overline{c} 表される第2の3~5族化合物半導体からなる層を有す る3-5族化合物半導体が、導電性基板上に形成された ことを特徴とする3-5族化合物半導体発光素子。

【請求項10】請求項6記載の3-5族化合物半導体素 子において、第1の3-5族化合物半導体とも異なり、 第2の3-5族化合物半導体とも異なる材料からなるパ ターンが2つ以上の層からなり、第1の3-5族化合物 半導体からなる層に垂直な方向から投影してみたとき 第2の3-5族化合物半導体とも異なる材料からなるパ 50 に、第1の3-5族化合物半導体からなる層の面が2つ

以上の層からなるパターンの投影により隙間なく覆われていることを特徴とする3-5族化合物半導体素子。

【請求項11】請求項7記載の3-5族化合物半導体発 光素子において、第1の3-5族化合物半導体とも異な り、第2の3-5族化合物半導体とも異なる材料からな るパターンが2つ以上の層からなり、第1の3-5族化 合物半導体からなる層に垂直な方向から投影してみたと きに、第1の3-5族化合物半導体からなる層の面が2 つ以上の層からなるパターンの投影により隙間なく覆わ れていることを特徴とする3-5族化合物半導体発光素 10 子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般式 InxGay A IzN (式中、 $0 \le x \le 1$ 、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、x + y + z = 1) で表される窒化物系 3 - 5 族化合物半導体とその製造方法および該 3 - 5 族化合物半導体を用いた 3 - 5 族化合物半導体素子と 3 - 5 族化合物半導体発光素子に関する。

[0002]

【従来の技術】一般式 $I n \times G a y A I z N$ (式中、 $O \le x \le 1$ 、 $O \le y \le 1$ 、 $O \le z \le 1$ 、x + y + z = 1)で表される3 - 5族化合物半導体は、混晶比により可視領域から紫外領域にバンドギャップを持つ、いわゆるワイドギャップ半導体である。以下、この一般式中の $x \times y$ およびzをそれぞれ I n N混晶比、G a N混晶比、およびA I N混晶比と記すことがある。該化合物半導体は、大きなバンドギャップを持つため、S i やG a A s等、従来一般的に用いられている半導体では動作できないような高温でも動作可能な電子デバイス用材料として有望である。また、該化合物半導体は、バンドギャップが大きいため、耐電圧の大きい電子デバイス用材料としても重要である。

【0003】特に該化合物半導体のデバイス応用を考える上で、電極、絶縁物等の、3-5族化合物半導体とは異なる材料が該化合物半導体中に埋め込まれた構造は、透過ベーストランジスタ、静電誘導トランジスタなどの作製が可能となるため重要である。ところで、このような異種材料を結晶中に埋め込む方法としては、一般的には再成長が挙げられる。該化合物半導体で再成長により40埋め込み構造を作製するための具体的な手順は以下の通りである。すなわち、まず下地層である化合物半導体の結晶表面を、埋め込みを行う異種材料で部分的に覆い、この表面に対してさらに該化合物半導体の結晶成長を行うことで、該化合物半導体中に該異種材料が埋め込まれた構造を作製することができる。

【 0 0 0 4 】 該異種材料で結晶表面を部分的に覆う方法 としては、半導体装置の製造に用いられている微細加工 技術を用いることができる。具体的には、下地層の結晶 表面に一様に該異種材料を成膜した後、フォトレジスト 50

等を用いるパターンを形成するプロセスにより、所望の部分のみを残して異種材料のエッチングを行ない、エッチングされた部分に結晶表面を露出させる方法などである。

【0005】このように異種材料が埋め込まれた構造であっても、実際の素子作製プロセスにおいては、通常の結晶と同様、表面が平坦であることが好ましい。しかし、一般に異種材料で部分的に覆われた結晶表面に再成長を行なう場合、異種材料で覆われていない部分では、通常の結晶成長が進むのに対して、異種材料上では、結晶成長が起こらない、または異常な結晶成長が起こるない、または異常な結晶成長が起こるない。このような再成長による結晶成長の向があり、実際に平坦な結晶表面を得るためには、異種材料で形成した層より上部の層を充分厚くする必要があった。したがって、埋め込み構造作製のための従来の再成長法においては、再成長表面が平坦な構造となるまでの時間がかかり、工業的製造方法として問題があった。

[0006]

【発明が解決しようとする課題】本発明の目的は、埋め込み構造作製のための再成長において、速やかに再成長表面が平坦な構造となり、薄層の3-5族化合物半導体を製造する方法と該埋め込み構造を有する薄層の3-5族化合物半導体、および該3-5族化合物半導体を用いた3-5族化合物半導体素子と3-5族化合物半導体発光素子を提供することにある。

[0007]

【課題を解決するための手段】このような状況をみて、 本発明者らは、鋭意検討の結果、結晶表面での異種材料 のパターンを特定のものとすることで、従来より速やか に再成長表面が一様で平坦な構造の3-5族化合物半導 体が得られることを見出し本発明に至った。すなわち、 本発明は〔1〕一般式 Inu GavAlwN (式中、0≦ $u \le 1$, $0 \le v \le 1$, $0 \le w \le 1$, u + v + w = 1) \overline{v} 表される第1の3-5族化合物半導体からなる層の上 に、前記の第1の3-5族化合物半導体とも異なり、後 記の第2の3-5族化合物半導体とも異なる材料からな るパターンを有し、該第1の3-5族化合物半導体と該 パターンの上に、一般式InxGayAlzN(式中、O $\leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$, x + y + z = 1) で表される第2の3-5族化合物半導体からなる層を有 する3-5族化合物半導体において、該パターンが第1 の3-5族化合物半導体の[1-100]方向に概ね平 行なラインパターンであり、該ラインパターンの幅が1 μ m以下である3−5族化合物半導体に係るものであ る。また、本発明は、〔2〕一般式InuGavAlwN (式中、 $0 \le u \le 1$ 、 $0 \le v \le 1$ 、 $0 \le w \le 1$ 、u + v+w=1) で表される第1の3-5族化合物半導体から なる層の上に、前記の第1の3-5族化合物半導体とも

異なり、後記の第2の3-5族化合物半導体とも異なる 材料からなるパターンを形成し、次に該第1の3-5族 化合物半導体と眩パターンの上に、一般式InxGayA I_zN (式中、 $0 \le x \le 1$ 、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、 x + y + z = 1) で表される第2の3-5族化合物半導 体からなる層を成長する3-5族化合物半導体の製造方 法において、該パターンとして第1の3-5族化合物半 導体の[1-100]方向に概ね平行なラインパターン を形成し、かつ該ラインパターンの幅を1μm以下とす る3-5族化合物半導体の製造方法に係るものである。 さらに、本発明は、〔3〕一般式 Inu GavAlwN (式中、 $0 \le u \le 1$ 、 $0 \le v \le 1$ 、 $0 \le w \le 1$ 、u + v+w=1)で表される第1の3-5族化合物半導体から なる層の上に、前記の第1の3-5族化合物半導体とも 異なり、後記の第2の3-5族化合物半導体とも異なる 材料からなるパターンを有し、該第1の3-5族化合物 半導体と該パターンの上に、一般式InxGayAlzN (式中、 $0 \le x \le 1$ 、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、x + y+z=1)で表される第2の3-5族化合物半導体から なる層を有する3-5族化合物半導体素子において、該 20 パターンが第1の3-5族化合物半導体の[1-10 0] 方向に概ね平行なラインパターンである3-5族化 合物半導体上に形成された3-5族化合物半導体素子に 係るものである。また、本発明は、〔4〕一般式 I n u GavAl*N (式中、0≦u≦1、0≦v≦1、0≦w ≤1、u+v+w=1)で表される第1の3-5族化合 物半導体からなる層の上に、前記の第1の3-5族化合 物半導体とも異なり、後記の第2の3-5族化合物半導 体とも異なる材料からなるパターンを有し、該第1の3 -5族化合物半導体と該パターンの上に、一般式 I nx GayAlzN(式中、 $0 \le x \le 1$ 、 $0 \le y \le 1$ 、 $0 \le z$ ≤1、x+y+z=1) で表される第2の3-5族化合 物半導体からなる層を有する3-5族化合物半導体発光 素子において、該パターンが第1の3-5族化合物半導 体の [1-100] 方向に概ね平行なラインパターンで ある3-5族化合物半導体上に形成された3-5族化合 物半導体発光素子に係るものである。

[0008]

 る層(以下、再成長層ということがある)との間に、

[1-100] 方向に概ね平行なラインパターンを有する、前記のいずれの3-5族化合物半導体とも異なる材料(以下、異種材料ということがある)が埋め込まれてなり、該ラインパターンの幅が1 μ m以下であることを特徴とする。

【0009】本発明において、[1-100]方向に概ね平行なラインパターンを有するとは、正確に[1-100]方向でなくともよく、概ね[1-100]方向に平行なライン形状であればよいことを意味する。具体的には、本発明における異種材料のラインパターンの方向は、[1-100]方向から、±15度以内であることが好ましく、さらに好ましくは±10度以内、特に好ましくは±7度以内である。ラインパターンの方向が[1-100]方向から絶対値で15度より大きく離れている場合、本発明の効果が充分に得られないので好ましくない。ここで、本発明において、一般に六方晶系における結晶軸方向を

【数1】

$[1\overline{1}00]$

と記載するところを、便宜上 [1-100] のように記載する。

【0010】本発明の3-5族化合物半導体の製造方法は、-般式 I nu G av A 1w N (式中、 $0 \le u \le 1$ 、 $0 \le v \le 1$ 、 $0 \le w \le 1$ 、u+v+w=1) で表される下地層の上に、異種材料からなるパターン(以下、マスクということがある)を形成し、次に該下地層と該マスクの上に、成長層を成長する3-5族化合物半導体の製造方法において、該パターンとして下地層の [1-100] 方向に概ね平行なラインパターンを形成し、かつ該ラインパターンの幅を 1μ m以下とすることを特徴とする。

【0011】従来は、[1-100]方向と垂直方向の [11-20]方向に概ね平行なラインパターンを形成 した場合の再成長が試みられていた(J. Cryst. Growth, 144巻(1994年)、133ページ)。この場合の、再成長界面の発達の推移を図1に示す。図1に示すように、再成長表面は、成長が進むにつれて、ラインパターンからの [1-101]ファセットが成長し、ファセット方向への成長速度よりもc軸方向への成長速度が相対的に大きいために、一旦(0001)面はほぼ消失してしまう。さらに成長が進むにつれて、ファセット面方向への成長が進み、各ラインパターンにより隔てられていた、再成長界面が融合する。さらに成長が進むと、ファセット面で形成された谷間の部分が次第に埋まり、最終的に再び(0001)面が一様に平坦に形成される。

中、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z 【0012】一方、本発明における[1-100]方向 =1)で表される第2の3-5族化合物半導体層からな 50 に概ね平行なラインパターンを有する場合の推移につい て、図2に示す。この場合、再成長表面での、ファセッ ト方向とc軸方向での成長速度を比べると、相対的にフ アセット方向への成長速度が大きい。このため、ファセ ット面方向への成長が進むにつれて、次第に(000 1) 面が広がる。マスクパターンの両端から成長してき たファセット面がマスクパターンを覆った後は、ファセ ット面で形成された谷部が次第に埋まり、最終的に再び (0001) 面が一様に平坦に形成される。従来の方法 と比較して、本発明の方法が大きく異なる点は、従来の 方法では、平坦な(0001)面が現れる過程で、一旦 10 (0001) 面が消失するのに対して、本発明の方法で は、再成長が進むにつれ、(0001)面が次第に広が り、(0001)面の形成が従来の場合と比較して速や かに起きることである。なお、本発明においては、マス クパターンの幅が小さいことが、速やかに埋め込み構造 を得るために重要である。以上述べたように、従来の方 法と本発明の方法を比較した場合、本発明により一様で 平坦な再成長界面がより早い段階で形成されることが分

【0013】本発明に用いることができる成長方法とし 20 ては、有機金属気相成長法(以下、MOVPE法と記すことがある。)、分子線エピタキシー法(以下、MBE 法と記すことがある。)、ハイドライド気相成長法(以下、HVPE法と記すことがある。)などが挙げられる。この中では、MOVPE法が、大面積にわたり均一な結晶成長が、精度良く行なえることから好ましい。

【0014】次に、第103-5族化合物半導体からなる層については、一般式GavAlwN(式中、 $0 \le v \le 1$ 、 $0 \le w \le 1$ 、v+w=1)で表される3-5族化合物半導体、第203-5族化合物半導体からなる層につ 30いては、一般式GayAlzN(式中、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、y+z=1)で表される3-5族化合物半導体を用いると、高品質な結晶として成長できるので、特に好ましい。

【0015】また、本発明において、3-5族化合物半導体の結晶成長用基板としては、サファイア、2nO、GaAs、Si、SiC、NGO(NdGaO3)、スピネル(MgAI2O4)、GaN等が用いられる。特にサファイアは、大面積の高品質の結晶が得られるため好ましい。また、SiC、Si、GaAs等の導電性基板を用いた場合、電極を基板の裏面に形成することができるため、素子作製プロセスの簡易化、素子の放熱効率の向上が図れる場合があり好ましい。これらの基板を用いた成長において、該基板上にさらに2nO、SiC、GaN、AIN、GaAINの薄膜またはそれらの積層膜をバッファ層として成長する方法、いわゆる2段階成長法が、高い結晶性の3-5族化合物半導体を成長できるため好ましい。

【0016】第1の3-5族化合物半導体からなる層の 上に形成する、第1の3-5族化合物半導体とも異な り、第2の3-5族化合物半導体とも異なる材料からなるパターン(マスク)に用いる材料としては、再成長の温度、成長雰囲気でも安定な材質のものであれば好適に用いることができるが、SiO2、SiNx、またはタングステンなどの金属等が挙げられる。該マスクを第1の3-5族化合物半導体からなる層の上に成膜する方法としては、蒸着法、スパッタ法、化学気相堆積法等を用いることができる。

【0017】該マスクに用いる材料によっては、マスク上に異常な成長が起き、最終的に平坦な表面を得られにくいことがある。このような場合には、マスク上にさらに適切な材料からなるマスクを積層することが好ましい。特に、異常成長が生じにくいマスク用の材料としては、SiO2、SiNxなどが挙げられる。これらのマスクに用いる材料を、異常成長が生じやすいマスク上に積層した後、ラインパターンを形成することで、好ましい効果を得ることができる。また、高温で安定ではあっても、再成長の雰囲気に対しては化学的に不安定な材料からなるマスクを積層して用いることで、再成長時に不安定な材料を保護して用いることができる。

【0018】次に、本発明の3-5族化合物半導体素子について詳細に説明する。本発明の3-5族化合物半導体素子は、一般式 I nu G a v A I w N (式中、 $0 \le u \le 1$ 、 $0 \le v \le 1$ 、 $0 \le w \le 1$ 、u+v+w=1) で表される第1の3-5族化合物半導体とも異なり、後記の第2の3-5族化合物半導体とも異なる材料からなるパターンを有し、該第1の3-5族化合物半導体とも関なる材料からなるパターンを有し、該第1の3-5族化合物半導体と該パターンの上に、一般式 I nx G a y A I z N (式中、 $0 \le x \le 1$ 、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、x+y+z=1) で表される第2の3-5族化合物半導体からなる層を有する3-5族化合物半導体の[1-100]方向に概ね平行なラインパターンである3-5族化合物半導体上に形成されたことを特徴とする。

【0019】具体的には、金属をマスクとして埋め込むトランジスタまたは透過ベーストランジスタなどの半導体素子構造の作製が従来に比べてより広い範囲でのパラメータで可能になる。本発明の半導体素子の一例としてまた、該窒化物系3-5族化合物半導体は、他の3-5族化合物半導体に比べて貫通転位を主体とする高密度の結晶欠陥を含むことが知られている。すなわち、下地に登せたまでは、基板に対してほぼ垂直方向に伸びて成ら、結晶成長が進んでも欠陥も結晶表面まで続いて成長し、ほとんど途中で途切れることがない。しかしながら、本発明における埋め込み構造により下地層からの欠陥の伝播を異種材料により抑制することにより結晶性の

改善の効果が期待できる。欠陥の抑制の様子を図4に示 す。結晶へ表面に一旦異種材料によるマスクパターン (第1のマスク2-1と第2のマスク2-2)を形成し た場合、このパターンを通じて結晶欠陥がさらに上の層 に伸びることはない。このため、マスクパターン上の再 成長層に含まれる欠陥の密度は、下地層に比べて減少さ せることができる。したがって、本発明による再成長に より、表面の平坦性が速やかに回復するため、基板から の欠陥の抑制が速やかにできる。

【0020】再成長によって、転位密度の小さい部分が 10 できる特徴を利用して、結晶全面にわたって転位密度を 減少させることができる。これを実現するためには、図 4に示す例のように、ストライプ状のマスクを利用して 再成長を2回繰り返す方法が挙げられる。1回目の再成 長でマスクされなかった部分を覆うように2回目のマス ク位置を調整することにより、2回目の再成長層では層 全体にわたって転位密度を小さくすることができる。す なわち、本発明の3-5族化合物半導体素子において、 第1の3-5族化合物半導体とも異なり、第2の3-5 族化合物半導体とも異なる材料からなるパターンが2つ 20 以上の層からなり、第1の3-5族化合物半導体からな る層に垂直な方向から投影してみたときに、第1の3-5族化合物半導体からなる層の面が2つ以上の層からな るパターンの投影により隙間なく覆われていることが好 ましい。

【〇〇21】低い欠陥密度の該化合物半導体を得るため のマスクの形状について、以下説明する。マスクの形状 は、マスクの幅とマスク間の間隔(マスク間の下地層が 露出した部分の幅)によって決められる。マスク間の間 隔は、4μm以下100Å以上であることが好ましく、 より好ましくは3μm以下200Å以上である。マスク の幅は、 0.1μ m以上 6μ m以下が好ましく、より好 ましくは 0.2μ m以上 4μ m以下である。こうしてで きる低転位密度の結晶は、半導体素子、発光素子として 利用することが可能である。

【0022】次に、本発明の半導体素子の別の例とし て、金属半導体接触(ショットキー接触)を利用した電 界効果トランジスタ (FET) を図5に示す。基板4上 に、SiO2の[1-100]方向のストライプ型マス クとノンドープGaNの再成長によって埋め込み構造を 40 2回繰り返して作製して、転位密度の小さな結晶を作製 し、その上に電界効果トランジスタに必須の構造であ る、n-型活性層(電子走行層)6、n+型コンタクト層 7、ソース電極8、ゲート電極9、ドレイン電極10の 各電極を形成する。ゲート電極9はエッチングによって n+型コンタクト層フの一部を除去し露出したn-型活性 層(電子走行層)6上に形成する。ゲート電圧を調整す ることにより、ショットキー接合の電荷空乏層の厚さを 変化させ、電子走行チャンネル(空乏層と下地層にはさ まれた部分)の断面積が変化し、電流のオン、オフを制 50

御することができる。すなわち、ゲート電圧により、ソ 一ス・ドレイン間の電流が変調され、デバイスは3端子 動作をする。本発明のFET構造では、電子走行層の中 の転位密度が従来の構造に比べて減少しているので、電 子移動度が大きくでき、FETの特性が向上できる。

【0023】次に、FETを動作させるための各層の層 厚、物性の好ましい範囲に関して説明する。n-型活性 層(電子走行層) 6の下側の再成長層は高抵抗である必 要があり、キャリア濃度は3×10¹⁶ cm⁻³以下である ことが好ましい。n-型活性層(電子走行層)6の層厚 は、そのキャリア濃度に応じて適当な範囲があり、キャ リア濃度が高いほど活性層厚は、薄くする必要がある。 好ましいキャリア濃度の範囲は、5×10¹⁶ cm⁻³以上 3×10¹⁸ cm⁻³以下である。

【OO24】n+型コンタクト層7のキャリア濃度は、 充分なオーミック電極特性を得るために結晶性を損なわ ない範囲で高い方がよい。該キャリア濃度は、好ましく は1×10¹⁷ cm⁻³以上1×10²¹ cm⁻³以下であり、 より好ましくは1×10¹⁸ cm⁻³ 以上1×10²⁰ cm⁻³ 以下である。

【0025】ソース電極とドレイン電極は、オーミック 電極であることが好ましい。n型GaNに対するオーミ ック電極材料としては、AI、In、Au、TiAu、 TiAI、CrAu等を好適に用いることができる。ゲ 一ト電極は、ショットキー電極であることが必要であ る。n型GaNに対するショットキー電極材料として は、Pt、Pd、Ti、Cr等を好適に用いることがで きる。

【0026】次に、本発明の半導体素子の別の例とし て、図6に示す高電子移動度トランジスタ (HEMT) について説明する。先に述べたFETの場合と同様にし て2回の埋め込み成長により、転位密度の小さいノンド ープ(高抵抗)GaN層を作製し、この上にHEMTに 必須のヘテロ接合界面14、n+型コンタクト層7、ソ 一ス電極8、ゲート電極9、ドレイン電極10の各電極 を形成する。ヘテロ接合界面14は、ノンドープGaN の上にSiドープn-型AIGaN層13を作製するこ とで形成し、ここに2次元電子ガス(電子走行チャンネ ル)を形成する。ゲート電圧を調整することにより、シ ョットキー接合の電荷空乏層の厚さを変化させ、電荷空 乏層がヘテロ接合界面に達すると電流が流れなくなり、 電荷空乏層がヘテロ接合界面に達しない場合は電流は流 れる。すなわち、ゲート電圧により、ソース・ドレイン 間の電流が変調され、デバイスは3端子動作をする。

【OO27】一般にHEMT構造では、電子走行チャン ネルがノンドープ層側であるため、イオン化不純物によ る散乱がなく、FETよりも高い移動度が得られる。さ らに、本発明では従来のHEMT構造に比べて、下地層 に埋め込み成長を利用することにより窒化物系化合物半 導体の結晶品質が向上するので、電子走行チャンネルで

30

の転位による散乱が減少し、高い移動度が期待できる。 【 O O 2 8 】 H E M T を動作させるための各層の層厚、 物性の好ましい範囲に関して説明する。ヘテロ接合界面 1 4 の下側の再成長層は、高抵抗である必要があり、キャリア濃度は 3 × 1 O 16 c m - 3 以下であることが好まし

【 O O 2 9 】 n - 型 A I G a N 層 1 3 の 層 厚 は、そのキャリア 濃度に応じて 適当な 範囲が あり、キャリア 濃度が高いほど n - 型 A I G a N 層 1 3 の 層 厚 は、薄くする必要がある。好ましいキャリア 濃度の 範囲は、5×10¹⁶ 10 c m - 3 以上 3×10¹⁸ c m - 3 以下である。該 n - 型 A I G a N 層 1 3 の A I N 混晶比の 好ましい 範囲は、 O O 1 以上 O . 5 以下である。該 A I N 混晶比が O . O 1 より小さいと、充分な 濃度 の 2 次元電子 ガスが 得られず、また O . 5 よりも大きいと 結晶 品質が 低下し、正常な動作ができにくくなるので 好ましくない。

【0030】 n^+ 型コンタクト層7のキャリア濃度は、充分なオーミック電極特性を得るために結晶性を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは 1×10^{17} cm⁻³以上 1×10^{21} cm⁻³以上 1×10^{20} cm⁻³以上 1×10^{20} cm⁻³以下である。

【0031】ソース電極とドレイン電極は、オーミック電極であることが好ましい。n型GaNに対するオーミック電極材料としては、AI、In、Au、TiAu、TiAI、CrAu等を好適に用いることができる。ゲート電極は、ショットキー電極であることが必要である。n型GaNに対するショットキー電極材料としては、Pt、Pd、Ti、Cr等を好適に用いることができる。

【0032】次に、本発明の半導体素子の別の例とし て、図3に示す静電誘導トランジスタ(SIT)につい て説明する。第1の3-5族化合物半導体からなる層 (下地層) 1であるSiドープn+型GaN層の上に、 TiAuからなる [1-100] 方向のストライプ状の 第1のマスク2-1を形成し、この上に第1の再成長層 3-1であるノンドープGaN層を成長して、第1のマ スクを完全に埋め込む。次に、この上にPtからなる [1-100]方向のストライプ状の第2のマスク2-2を形成する。第2のマスクの位置は、第1のマスクと 40 半周期ずれるようにする。この上に第2の再成長層3-2であるノンドープGaN層を成長して、第2のマスク を完全に埋め込む。引き続いてn+型コンタクト層フで あるSiドープn+型GaN層を成長する。n+型コンタ クト層7の上にTiAuからなる電極を形成する。なお マスクパターンは、ストライプ部分につながった広い面 **積部分を有するパターンを利用する。この広い面積部分** の上は完全に埋め込まれることがなく、再成長が終わっ た後も表面に露出したままとなる。この金属の露出部分 はそのまま電極として利用できる。

【0033】この構造では金属は、上から(または下か ら)ソース電極、ゲート電極、ドレイン電極として利用 できる。この構造では電子が膜厚の方向に走行すること が、先に説明したFET、HEMTと異なる。ゲート電 圧を調整することにより、埋め込まれたゲート(今の例 では第2のマスク2ー2であるPt)の周囲の電荷空乏 層の厚さを変化させ、電子の走行チャンネル(隣り合う ゲートの空乏層と空乏層の間の部分) 12の断面積が変 化し、電流のオン・オフの制御ができる。すなわち、ゲ ート電圧により、ソース・ドレイン間の電流が変調さ れ、デバイスは3端子動作をする。本構造において、導 電性の基板を用いた場合、ソース電極またはドレイン電 極を基板裏面に形成することができる。図3のSITの 例では、電子の走行距離は、2回の再成長層の厚さの和 になるので、FET、HEMTに比べて短くかつ精密制 御することが可能である。このため高周波動作特性に優 れたトランジスタが作製できる。

【0034】次に、SITを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。電子走行チャンネルに利用される、2つの再成長層のキャリア濃度は、ゲート電極ストライプの間隔が大きくなるに従い、キャリア濃度を小さくする必要がある。好ましいゲート電極ストライプの間隔は、 0.1μ m以上 5μ m以下であり、これに応じて好ましいキャリア濃度は、 2×10^{18} cm⁻³から 1×10^{15} cm⁻³まで変化する。

【0035】本SITにおいて、Siドープn+型GaN層である下地層1およびn+型コンタクト層7は、コンタクト層として作用するので、そのキャリア濃度は、充分なオーミック電極特性を得るために、結晶性を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは1×10¹⁷ cm⁻³以上1×10²¹ cm⁻³以下であり、より好ましくは1×10¹⁸ cm⁻³以上1×10²⁰ cm⁻³以下である。

【0036】ソース電極とドレイン電極は、オーミック電極であることが好ましい。n型GaNに対するオーミック電極材料としては、AI、In、Au、TiAu、TiAI、CrAu等を好適に用いることができる。このうち、第1の再成長のマスクとして利用する電極は、再成長の際の成長温度に耐える耐熱性が必要であるので、Au、TiAu、TiAI等が好適に利用できる。ゲート電極は、再成長の際の成長温度に耐える耐熱性を有するショットキー電極材料であることが必要である。n型GaNに対するショットキー電極としては、Pt、Pd、Ti、Cr等を好適に用いることができる。

【 0 0 3 7 】次に、本発明の3 - 5 族化合物半導体発光素子について詳細に説明する。本発明の3 - 5 族化合物半導体発光素子は、一般式 I nu G a v A I w N (式中、 0 ≦ u ≦ 1、0 ≦ v ≦ 1、 u + v + w = 1) ボホナヤス第1の0、5 世 (4 0 5 to 2 8 1)

50 1)で表される第1の3-5族化合物半導体からなる層

の上に、前記の第1の3-5族化合物半導体とも異なり、後記の第2の3-5族化合物半導体とも異なる材料からなるパターンを有し、該第1の3-5族化合物半導体と該パターンの上に、一般式 I nx G ay A I z N (式中、 $0 \le x \le 1$ 、 $0 \le y \le 1$ 、 $0 \le z \le 1$ 、x + y + z = 1) で表される第2の3-5族化合物半導体からなる層を有する3-5族化合物半導体発光素子において、該パターンが第1の3-5族化合物半導体の [1-10] 方向に概ね平行なラインパターンである3-5族化合物半導体上に形成されたことを特徴とする。

【0038】本発明において、再成長によって、転位密 度の小さい部分ができる特徴を利用して、結晶全面にわ たって転位密度を減少させることができる。これを実現 するためには、図4に示す例のように、ストライプ状の マスクを利用して再成長を2回繰り返す方法が挙げられ る。1回目の再成長でマスクされなかった部分を覆うよ うに2回目のマスク位置を調整することにより、2回目 の再成長層では層全体にわたって転位密度を小さくする ことができる。すなわち、本発明の3-5族化合物半導 体発光素子において、第1の3-5族化合物半導体とも 20 異なり、第2の3-5族化合物半導体とも異なる材料か らなるパターンが2つ以上の層からなり、第1の3-5 族化合物半導体からなる層に垂直な方向から投影してみ たときに、第1の3-5族化合物半導体からなる層の面 が2つ以上の層からなるパターンの投影により隙間なく 覆われていることが好ましい。

【0039】本発明の発光素子の例として、発光ダイオ ード(LED)を図7に示す。基板4上に、SiO2の [1-100] 方向のストライプ型マスクとS:ドープ n⁺型GaNの再成長によって埋め込み構造を2回繰り 返して作製して、転位密度の小さなn型導電性結晶を作 製する。この結晶の上にn⁻型GaN層15、量子井戸 型のInGaN発光層16、AIGaN保護層17、M gドープp型GaN層18を成長し、ダブルヘテロ構造 のLED構造を成長する。次に、この構造の一部分をエ ッチングによって除去し、n⁺型GaN層の露出部分を 形成し、この上にn電極19、p型GaN層18の上に p電極20を形成する。この構造のLEDでは、従来の LEDに比べて、転位密度の少ない品質の優れた結晶の 上に成長しているので、欠陥による非輻射再結合確率が 40 抑えられ、発光効率を高くでき、しかも寿命を長くする ことができる。本構造において、導電性基板を用いた場 合には、n電極を基板の裏面に形成することができる。 【0040】次に、LEDを動作させるための各層の層 厚、物性の好ましい範囲に関して説明する。 n 電極を形 成する層(図7の例では第2の再成長層3-2)のキャ リア濃度は、充分なオーミック電極特性を得るために、 結晶品質を損なわない範囲で高い方がよい。該キャリア 濃度は、好ましくは1×10¹⁷ cm⁻³ 以上1×10²¹ c m⁻³ 以下であり、より好ましくは 1 × 1 O ¹⁸ c m⁻³ 以上 50 1×10²⁰ cm⁻³以下である。

【0041】量子井戸型のInGaN発光層16のInN混晶比は、目的とする発光波長に応じて10%から50%の範囲で決定する。発光層の好ましい厚さは、5Å以上90Å以下の範囲である。発光層は、n型不純物および/またはp型不純物をドーピングしてもよいが、バンド端からの発光を得る場合にはドーピングを行わない方が好ましい。発光層の数は、1層でもよいが、複数にしてもよい。この場合、複数の発光層の間の層(以後、バリア層と呼ぶ場合がある)のバンドギャップは、発光層のバンドギャップより大きくなるように組成を決める。

【0042】最も表面側に近い発光層に接するAIGaN保護層17は、InGaN発光層16の熱劣化を防ぐために設ける保護層である。この層の組成としては、Inを含まないAIGaNが耐熱性が高いので好ましい。この保護機能は、AI混晶比と層厚に依存する。AI混晶比が大きい方が、耐熱性が高いので、充分な保護機能を得るのに必要な層厚は小さくなる。好ましいAIN混晶比は、10%以上50%以下である。10%より小さいと充分な保護機能が得られにくいので好ましくなく、50%より大きいと結晶品質が低下するので好ましくない。また、好ましい保護層の厚さは、50Å以上1000Å以下であり、さらに好ましくは100Å以上500人以下である。

【0044】n型GaNに対するオーミック電極材料としては、AI、In、Au、TiAu、TiAl、CrAu等を好適に用いることができる。p型GaNに対するオーミック電極材料としては、NiAu、MgAu、Au、Pt、ZnAu、CaAu等を好適に用いることができる。

【0045】次に、本発明の発光素子の別の例として、図8に示すレーザーダイオード(LD)について説明する。基板1上に、SiO2の[1-100]方向のストライプ型マスクとSiドープn+型GaNの再成長によって埋め込み構造を2回繰り返して作製して、転位密度の小さなn型導電性結晶を作製する。この結晶の上に下部クラッド層23であるn型AIGaN層、下部光導波層21であるp型GaN層、発光層27であるInGaN多重量子井戸層、上部光導波層22であるp型GaN層、上部クラッド層24であるp型AIGaN層、電流狭窄層28であるノンドープGaN層を成長する。なお、InGaN多重量子井戸の発光層27は、InxGa1-x N発光層とInyGa1-y Nバリア層(ここで、x

U

>y、O≦y<1)を交互に繰り返し積層した構造であ る。

【0046】次に、最表面の電流狭窄層28の一部をエ ッチングによりストライプ状に除去する。次にこの横造 の上に再成長を行い、Mgドープp型GaN層18を成 長する。次に、この構造の一部分をエッチングによって 除去し、n⁺型GaN層の露出部分を形成し、この上に n電極19、p型GaN層18の上にp電極20を形成 する。この構造のLDでは、従来のLDに比べて、転位 密度の少ない品質の優れた結晶の上に成長しているの で、寿命を長くすることができ、しかも欠陥による非輻 射再結合確率が抑えられて、発光効率を高くできる。本 構造において、導電性基板を用いた場合、n電極を基板 裏面に形成することができる。

【〇〇47】LDを動作させるための各層の層厚、物性 の好ましい範囲に関して説明する。n電極を形成する層 (図8の例では第2の再成長層3-2)のキャリア濃度 は、充分なオーミック電極特性を得るために、結晶品質 を損なわない範囲で高い方がよい。該キャリア濃度は、 好ましくは1×10¹⁷ cm⁻³以上1×10²¹ cm⁻³以下 20 であり、より好ましくは1×10¹⁸ cm⁻³以上1×10 ²⁰ c m⁻³ 以下である。

【0048】多重量子井戸の発光層27のInN混晶比 は、目的とする発光波長に応じて10%から50%の範 囲で決定する。発光層の好ましい厚さは、5 Å以上90 **Å以下の範囲である。発光層は、n型不純物および/ま** たはp型不純物をドーピングしてもよいが、バンド端か らの発光を得る場合にはドーピングを行わないほうが好 ましい。発光層の数は1層でもよいが、複数にしてもよ い。この場合、複数の発光層の間のバリア層のバンドギ 30 ャップは、発光層のバンドギャップより大きくなるよう に組成を決める。

【0049】発光層の上下の、下部光導波層21、上部 光導波層22、およびその両側の下部クラッド層23、 上部クラッド層24は、発光層で発生した光を両クラッ ド層に挟まれた内部領域に閉じ込めるために、屈折率の 大きさを、クラッド層く光導波層く発光層の順になるよ うに調整する。これは、エネルギーギャップの大きさ を、クラッド層>光導波層>発光層の順になるようにす ることとほぼ対応する。例えば、発光層をInGaN、 光導波層をGaN、クラッド層をAIGaNに選べばよ い。クラッド層の好ましい層厚は、500Å以上500 0 Å以下であり、光導波層の好ましい厚さは、200 Å 以上2000A以下である。光導波層、クラッド層は、 一般にドーピングすることが必要である。ドーピングす る場合は、発光層の上下で伝導型を逆にする。図8の例 では、下部光導波層21、下部クラッド層23は、n型 にドーピングし、上部光導波層22、上部クラッド層2 4は、p型にドーピングする。ドーピング濃度は、結晶 性を損なわない範囲で高い方が好ましい。しかし、光導 50

波層の発光層に接する側の部分は、結晶性を高めるため にドーピングレベルを下げてもよい。

【0050】電流狭窄層28は、エッチングでつくられ た電流経路だけに電流が流れ、この電流経路の直下の発 光層(発光部分)を流れる電流密度が高くなるようにす るために設ける。このため、電流狭窄層28の抵抗は、 充分高いことが必要で、キャリア濃度は、3×10¹⁶ c m-3以下であることが好ましい。

【OO51】p電極をその上に形成するMgドープp型 GaN層18のキャリア濃度は、充分なオーミック電極 特性を得るために、結晶品質を損なわない範囲で高い方 がよい。該キャリア濃度は、好ましくは3×10¹⁷ cm -3 以上3×10²⁰ cm-3 以下であり、より好ましくは1 ×10¹⁸ cm⁻³以上1×10²⁰ cm⁻³以下である。

【0052】n型GaNに対するオーミック電極材料と しては、AI、In、Au、TiAu、TiAI、Cr Au等を好適に用いることができる。p型GaNに対す るオーミック電極材料としては、NiAu、MgAu、 Au、Pt等を好適に用いることができる。

【0053】次に、本発明の発光素子の別の例として、 図9に示す面発光レーザーについて説明する。基板1上 に、SiO2の [1-100] 方向のストライプ型マス クとSiドープn+型GaNの再成長によって埋め込み 構造を2回繰り返して作製して、転位密度の小さな n型 導電性結晶を作製する。この結晶の上にn型AIGaN とn型GaNを繰り返し積層した下部反射層25を作製 する。n型AIGaNとn型GaNの各層は、発光波長 の1/4波長になるように膜厚を制御する。この上に [nGaN多重量子井戸発光層27、p型AIGaNとp 型GaNを繰り返し積層した上部反射層26、電流狭窄 層28であるノンドープGaN層を成長する。なお上部 反射層26を構成するp型AIGaNとp型GaNの各 層は、やはり発光波長の1/4波長になるように膜厚を 制御する。また、InGaN多重量子井戸発光層27 は、InxGa1-x N発光層とInyGa1-y Nバリア層 (ここで、x>y、0≦y<1)を交互に繰り返し積層 した構造である。

【0054】次に、最も上面の電流狭窄層28の中心部 分をエッチングにより円形に除去する。次に、この構造 の上に再成長を行いMgドープp型GaN層18を成長 する。次に、この構造の一部分をエッチングによって除 去し、n⁺型GaN層の露出部分を形成し、この上にn 電極19、p型GaN層18の上に環状のp電極20を 形成する。この構造のLDでは、従来のLDに比べて、 転位密度の少ない品質の優れた結晶の上に成長している ので、寿命を長くすることができ、しかも欠陥による非 輻射再結合確率が抑えられて、発光効率を高くできる。 本構造において、導電性基板を用いることで、n電極を 基板裏面に形成することができる。また、上記の例は、 上部反射層、p型コンタクト層の順に積層したものであ

(10)

るが、p型コンタクト層、上部反射層の順に積層しても よい。この場合、上部反射層はp型伝導性である必要は なく、CaF、ZnOなどの材料を用いて蒸着等により 形成してもよい。

【0055】次に、面発光レーザーを動作させるための 各層の層厚、物性の好ましい範囲に関して説明する。n 電極を形成する層(図9の例では第2の再成長層3-2) のキャリア濃度は、充分なオーミック電極特性を得 るために、結晶品質を損なわない範囲で高い方がよい。 該キャリア濃度は、好ましくは 1 × 1 O ¹⁷ c m⁻³ 以上 1 10 ×10²¹ cm⁻³以下であり、より好ましくは1×10¹⁸ cm⁻³以上1×10²⁰ cm⁻³以下である。

【0056】多重量子井戸発光層27のInN混晶比 は、目的とする発光波長に応じて10%から50%の範 囲で決定する。発光層の好ましい厚さは、5 Å以上90 A以下の範囲である。発光層は、n型不純物および/ま たはp型不純物をドーピングしてもよいが、バンド端か らの発光を得る場合にはドーピングを行わないほうが好 ましい。発光層の数は、1層でもよいが、複数にしても よい。この場合、複数の発光層の間のバリア層のバンド 20 ギャップは、発光層のバンドギャップより大きくなるよ うに組成を決める。

【0057】電流狭窄層28は、エッチングでつくられ る電流経路だけに電流を流し、電流経路直下の発光層部 分(発光部分)を流れる電流密度を高くするために設け る。このため、この層の抵抗は充分高いことが必要でキ ャリア濃度は、3×10¹⁶ cm⁻³ 以下であることが好ま LLV

【OO58】p電極をその上に形成するMgドープp型 GaN層18のキャリア濃度は、充分なオーミック電極 30 特性を得るために、結晶品質を損なわない範囲で高い方 がよい。該キャリア濃度は、好ましくは3×10¹⁷ cm -3以上3×10²⁰cm-3以下であり、より好ましくは1 ×10¹⁸ cm⁻³以上1×10²⁰ cm⁻³以下である。

【0059】n型GaNに対するオーミック電極材料と LTは、AI、In、Au、TiAu、TiAI、Cr Au等を好適に用いることができる。p型GaNに対す るオーミック電極材料としては、NiAu、MgAu、 Au、Pt、ZnAu、CaAu等を好適に用いること ができる。

[0060]

【実施例】以下、本発明を実施例に基づいてさらに詳細 に説明するが、本発明はこれらに限定されるものではな い。実施例1、比較例1MOVPE法によりサファイア (0001) 面上にAINパッファ層を介してGaNを 成長させ、その上にマスクとしてSiO2膜を髙周波ス パッタ法により70nm堆積した後、フォトレジストを 塗布した。次にHe-Cdレーザ(波長:442nm) を用いてレーザ干渉露光を行ない、レジスト膜へパター ンを形成した。ラインパターンの間隔は1.0μmであ 50 すさのために一部斜線を省略した。〕

る。また、パターンの方向(ラインの長軸方向)は、 [1-100] 方向(実施例1)、および[11-2 0] 方向(比較例1) である。レジストにパターンを形 成した後、バッファドフッ酸(NH4HF2)によりSi O2膜をウエットエッチングし、アセトンによりレジス ト膜を除去することにより再成長用の基板とした。

【0061】つぎに上記の再成長用基板を試料とし、再 成長を行なった。キャリアガスとしては、水素を用い た。まず、基板をMOVPE成長炉内のサセプタに載置 し、キャリアガスとアンモニアをそれぞれ2.5slm および1.5slm供給しながら、高周波加熱により基 板の温度を1070℃まで加熱した。温度が安定した 後、TMGを96 µ モル/分供給して成長を行なった 後、高周波加熱を停止し、基板の温度が400℃になっ た時点でアンモニアの供給を停止した。成長時間は、2 分、7分、12分、30分としたものを作製した。ただ し、slmとは気体の流量の単位であり、1slmは1 分当たり、標準状態で1リットルの体積を占める重量の 気体が流れていることを示す。

【0062】再成長後、試料をマスクパターンのライン 方向と垂直方向に劈開し、断面形状を走査型電子顕微鏡 により観察したところ、実施例1では、マスクパターン と結晶表面内で垂直方向である、[11-20]方向へ の成長速度が76.8 nm/分、基板の上方向である c 軸方向への成長速度が33.4 n m/分であり、速やか にマスクパターンが埋め込まれ、早い段階で平坦なc面 が成長表面となることが分かった。一方、比較例1で は、マスクパターンと結晶表面内で垂直方向である[1 -100] 方向への成長速度は、56.8nm/分、c 軸方向へは105.8nm/分と、上方への結晶成長速 度が早いため、ファセット面で囲まれた結晶成長がおこ り、成長初期に見られたC面も次第に小さくなることが 分かった。このため、実施例1に比べて、結晶表面が平 坦なC面となるのにより長い時間の結晶成長が必要なこ とが分かる。

[0063]

【発明の効果】本発明の3-5族化合物半導体の製造方 法により、再成長層の膜厚が小さくても、平坦な結晶表 面を速やかに得ることができる、埋め込み構造を有する 3-5族化合物半導体の再成長が可能となるので、工業 的価値が大きい。得られた3-5族化合物半導体は、静 電誘導トランジスタ、電界効果トランジスタや高電子移 動度トランジスタなどの3-5族化合物半導体素子、お よび発光ダイオード、レーザーダイオードや面発光レー ザーなどの発光素子に好適に用いられる。

【図面の簡単な説明】

【図1】[11-20]方向にラインパターンを形成し たマスクを用いた場合の再成長の様子を示す断面図 〔(a), (b), (c)の順に経時変化を示す。見や 【図2】本発明による再成長の様子を示す断面図

[(a), (b)の順に経時変化を示す。見やすさのために一部斜線を省略した。]

【図3】埋め込み構造を用いた静電誘導トランジスタの構造例を示す図〔(a)は基板に垂直な方向から投影した図、(b)は(a)においてA-A'の線で切断した断面図、(c)は側面図を示す。〕

【図4】埋め込み構造を用いた結晶欠陥の抑制を示す断面図(見やすさのために斜線を省略した。)

【図5】埋め込み構造を用いた電界効果トランジスタの 10 構造例を示す断面図

【図6】埋め込み構造を用いた高電子移動度トランジス タの構造例を示す断面図

【図7】埋め込み構造を用いた発光ダイオードの構造例 を示す断面図

【図8】埋め込み構造を用いたレーザーダイオードの構造例を示す断面図

【図9】埋め込み構造を用いた面発光レーザーの構造例 を示す断面図

【符号の説明】

1... 第1の3-5族化合物半導体からなる層(下地層)

2. 第1の3-5族化合物半導体とも異なり、第2 の3-5族化合物半導体とも異なる材料からなるパター ン(マスク)

2-1. 第1のマスク

2-2. 第2のマスク

3. . . 第2の3-5族化合物半導体からなる層(再成

長層)

3-1. 第1の再成長層

3-2. 第2の再成長層

4. . . 基板

5. . . 転位

6. . . n⁻型活性層 (例えばn⁻GaN層)

7. . n +型コンタクト層 (例えば n + GaN層)

8. . . ソース電極

9. . . ゲート電極

10... ドレイン電極

11. 電荷空乏層

12. 電子走行チャンネル

13. n⁻型AIGaN層

14. . ヘテロ接合界面

15. n⁻型GaN層

16. . InGaN発光層

17. . A I G a N 保護層

18. . p型GaN層

19..n電極

20 20..p電極

21. 下部光導波層

22. 上部光導波層

23. 下部クラッド層

24. . 上部クラッド層


25.. 下部反射層


26. 上部反射層

27..発光層


28. . 電流狭窄層


【図1】






【図2】





【図9】



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ

HO1L 29/80

HO1L 29/80

33/00 HO1S 3/18

(72) 発明者 松嶋 秀忠

愛知県名古屋市西区又穂町2-1 又穂住

宅 2-605

(72)発明者 前田 尚良

茨城県つくば市北原6 住友化学工業株式

会社内

(72) 発明者 小野 善伸

茨城県つくば市北原6 住友化学工業株式

会社内